WEKO3
アイテム
リコンフィギャラブル・ロジック向き論理ブロックの提案
http://hdl.handle.net/2298/18844
http://hdl.handle.net/2298/18844cdeca92a-e32c-41da-a74d-22de5909ce6e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
110002675996.pdf (540.7 kB)
|
|
| Item type | 学術雑誌論文 / Journal Article(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-05-13 | |||||
| タイトル | ||||||
| タイトル | リコンフィギャラブル・ロジック向き論理ブロックの提案 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ | journal article | |||||
| 著者 |
飯田, 全広
× 飯田, 全広× 末吉, 敏則 |
|||||
| 別言語の著者 |
飯田, 全広
× 飯田, 全広× Sueyoshi, Toshinori |
|||||
| 内容記述 | ||||||
| 内容記述 | リコンフィギャラブル・コンピューティング向きの論理ブロックアーキテクチャを提案する.本論理ブロックは, 回路の構成データの単位であるコンテキストを複数格納するための構成データキャッシュと, マルチコンテキスト化およびクラスタ化の両機能を有するLUT(Look Up Table)を持つ.また, コンテキストをLUTと構成データキャッシュの2階層で管理することで, 実行時再構成や部分再構成の実現が可能である.本稿では, ベンチマーク回路による評価の結果, 動作速度を従来の4入力LUTを用いた論理ブロックと同程度とした場合, 構成データキャッシュに2, 048ビット搭載でき, 実装密度が約3倍に向上することを示す.また, LUTのクラスタ化によって実装効率は約8%改善し, さらにLUTのマルチコンテキスト化によって実装面積および構成データ量が共に最小値を示すことを報告する. | |||||
| 内容記述 | ||||||
| 内容記述 | In this paper, we propose a logic block architecture of programmable logic that is suitable for reconfigurable computing. Our logic block contains configuration data cache for holding multiple contexts and the LUT (Look Up Table) that has the functions of multi-context and clustering. The context is a unit of configuration data for circuit. we evaluate implementation efficiency, implementation area and configuration data bits through mapping some benchmark circuits. As a result of the evaluation, the implementation density is improved up to about 2.5 times than the conventional logic block using 4-LUT by means of the configuration data cache. The implementation efficiency is improved about 6% by clustering of LUT. Moreover, the implementation area and the amount of the configuration data indicate minimum values respectively by means of the multi-context. | |||||
| 書誌情報 |
情報処理学会研究報告. SLDM, [システムLSI設計技術] 巻 2001, 号 117, p. 141-146, 発行年 2001-11-28 |
|||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00116647 | |||||
| 権利 | ||||||
| 権利情報 | 一般社団法人情報処理学会 | |||||
| 情報源(ISSN) | ||||||
| 関連名称 | 03875806 | |||||
| フォーマット | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | application/pdf | |||||
| 形態 | ||||||
| 540707 bytes | ||||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 日本十進分類法 | ||||||
| 主題Scheme | NDC | |||||
| 主題 | 548 | |||||
| その他の言語のタイトル | ||||||
| その他のタイトル | Proposal of a Logic Block Architecture for Reconfigurable Logic | |||||
| タイトル（ヨミ） | ||||||
| その他のタイトル | リコンフィギャラブル ロジック ムキ ロンリ ブロック ノ テイアン | |||||
| 出版者 | ||||||
| 出版者 | 一般社団法人情報処理学会 | |||||
| 資源タイプ | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 論文(Article) | |||||
| 資源タイプ・ローカル | ||||||
| 雑誌掲載論文 | ||||||
| 資源タイプ・NII | ||||||
| Journal Article | ||||||
| 資源タイプ・DCMI | ||||||
| text | ||||||
| 資源タイプ・ローカル表示コード | ||||||
| 01 | ||||||
| URL | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | http://ci.nii.ac.jp/naid/110002675996 | |||||
| コメント | ||||||
| 本文データは学協会の許諾に基づきCiNiiから複製したものである | ||||||
