WEKO3
アイテム
SAに基づくFPGA配置アルゴリズムの領域分割による並列化(DRP,FPGA)
http://hdl.handle.net/2298/18840
http://hdl.handle.net/2298/18840b98cf453-c1f9-4358-b983-5ee84f521c7d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
110006250239.pdf (635.7 kB)
|
|
| Item type | 学術雑誌論文 / Journal Article(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-05-13 | |||||
| タイトル | ||||||
| タイトル | SAに基づくFPGA配置アルゴリズムの領域分割による並列化(DRP,FPGA) | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 主題 | FPGA配置, 並列アルゴリズム, 領域分割, クラスタコンピュータ, FPGA placement, parallel algorithm, area partitioning, cluster computer | |||||
| 資源タイプ | ||||||
| 資源タイプ | journal article | |||||
| 著者 |
岡嶋, 知宏
× 岡嶋, 知宏× 有内, 雄司× 久我, 守弘× 飯田, 全広× 末吉, 敏則 |
|||||
| 別言語の著者 |
岡嶋, 知宏
× 岡嶋, 知宏× 有内, 雄司× Kuga, Morihiro× 飯田, 全広× Sueyoshi, Toshinori |
|||||
| 内容記述 | ||||||
| 内容記述 | 配置処理はFPGA自動設計フローの中で最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進み,自動設計に要する時間が急激に増加しているため,FPGA配置の高速化は重要な課題となっている.本稿では,最も広く用いられているSAに基づくFPGA配置を対象として,クラスタコンピュータ上で領域分割による並列化を適用する.本来,SAは逐次性の強いアルゴリズムであり,並列化には適していない.しかし,FPGAは一般に規則的構造を持つため,物理的領域に従って問題を分割することが可能である.評価の結果,領域分割による並列化が大規模回路の配置に適しており,大規模回路において線形に近い速度向上を数%のコスト劣化で達成可能であることが分かった. | |||||
| 内容記述 | ||||||
| 内容記述 | Placement is one of the most time-consuming processes in automatically logic synthesis and layout for FPGAs. As FPGAs have improved circuit performance, the circuit scale that is implemented by FPGAs becomes larger. Then the computation time devoted to placement has grown dramatically. In this paper, we applied the parallel algorithm that based on area partitioning to FPGA placement using SA on cluster computer. Generally FPGAs have regular structure, therefore, area partitioning technique is effective. Experimental results show that parallelization with area partitioning is effective when the circuit size is large. For large circuits, it achieves nearly linear speed up without significant cost deterioration. | |||||
| 書誌情報 |
情報処理学会研究報告. SLDM, [システムLSI設計技術] 巻 2007, 号 27, p. 59-64, 発行年 2007-03-15 |
|||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AA11451459 | |||||
| 権利 | ||||||
| 権利情報 | 一般社団法人情報処理学会 | |||||
| 情報源(ISSN) | ||||||
| 関連名称 | 09196072 | |||||
| フォーマット | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | application/pdf | |||||
| 形態 | ||||||
| 635707 bytes | ||||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 日本十進分類法 | ||||||
| 主題Scheme | NDC | |||||
| 主題 | 548 | |||||
| その他の言語のタイトル | ||||||
| その他のタイトル | Parallelization with area partitioning for FPGA placement algorithm base on SA | |||||
| タイトル（ヨミ） | ||||||
| その他のタイトル | SA ニ モトヅク FPGA ハイチ アルゴリズム ノ リョウイキ ブンカツ ニ ヨル ヘイレツカ | |||||
| 出版者 | ||||||
| 出版者 | 一般社団法人情報処理学会 | |||||
| 資源タイプ | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 論文(Article) | |||||
| 資源タイプ・ローカル | ||||||
| 雑誌掲載論文 | ||||||
| 資源タイプ・NII | ||||||
| Journal Article | ||||||
| 資源タイプ・DCMI | ||||||
| text | ||||||
| 資源タイプ・ローカル表示コード | ||||||
| 01 | ||||||
| URL | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | http://ci.nii.ac.jp/naid/110006250239 | |||||
| コメント | ||||||
| 本文データは学協会の許諾に基づきCiNiiから複製したものである | ||||||
